RM新时代登录网址-首页

上海 江蘇 浙江 安徽 PCB培訓 郵箱登陸 聯(lián)系我們
緯亞聯(lián)系電話(huà):0512-57933566
高速電路昆山PCB設計技巧服務(wù)

聯(lián)系我們

昆山緯亞PCB生產(chǎn)基地聯(lián)系方式
昆山緯亞智能科技有限公司

公司地址:昆山市周市鎮宋家港路259號
公司電話(huà)Tel:0512-50139595
電子郵件Email: steven@pcbvia.com

首頁(yè)  技術(shù)支持  資料中心高速電路昆山PCB設計技巧

高速電路昆山PCB設計技巧

發(fā)布時(shí)間:2016-07-05 08:29:02 分類(lèi):資料中心

 “高速電路”已經(jīng)成為當今電子工程師們經(jīng)常提及的一個(gè)名詞,但業(yè)界對高速電路并沒(méi)有一個(gè)統一的定義,通常對高速電路的界定有以下多種看法:有人認為,如果數字邏輯電路的頻率達到或者超過(guò)45MHZ~50MHZ,而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統一定的份量(比如說(shuō)1/3),就稱(chēng)為高速電路;也有人認為高速電路和頻率并沒(méi)有什么大的聯(lián)系,是否高速電路只取決于它們的上升時(shí)間;還有人認為高速電路就是我們早些年沒(méi)有接觸過(guò),或者說(shuō)能產(chǎn)生并且考慮到趨膚效應的電路;更多的人則對高速進(jìn)行了量化的定義,即當電路中的數字信號在傳輸線(xiàn)上的延遲大于1/2上升時(shí)間時(shí),就叫做高速電路。后的定義為大部分設計者所接受。

  
  1、前言
  
  本文討論的高速電路主要指的是高速數字電路,也包括一些模擬無(wú)源器件,但不適合模擬有源器件。它有2方面的含義:
  
  設計電路的頻率高一般認為如果數字邏輯電路的頻率達到或者超過(guò)50 MHz,而且工作在這個(gè)頻率之上的電路占到整個(gè)系統的1/3之上,則稱(chēng)為高速電路。如果系統中僅僅有系統時(shí)鐘等極少數信號工作在這樣高的頻率,那么它仍然不屬于高速電路的領(lǐng)域。
  
  設計電路中的數字信號跳變很快通常約定是當數字信號上升或下降時(shí)間小于信號周期的5%時(shí)才稱(chēng)之為高速電路。
  
  圖1是某高速電路一根信號線(xiàn)的波形圖,它表示了電路中這根信號線(xiàn)中流過(guò)電流的實(shí)際情況。圖中的多個(gè)信號波形是由于該信號線(xiàn)接到了許多不同元件的引腳上,因而會(huì )出現多個(gè)信號的疊加。
  
  從圖中不難看出信號的底部和頂部都有不同程度的益處、不規則震蕩、預期范圍內的延時(shí)等,這些現象在低速電路設計中一般都不會(huì )出現,隨著(zhù)系統電路速度的提高 ,上述問(wèn)題也就隨之而來(lái)。因此設計高速電路就不能像設計低速電路那樣簡(jiǎn)單,必須增加一些新的認識、加入一些新的思維才能避免和減少以上情況的發(fā)生。本人在實(shí)際應用和參考其他文獻的基礎上,對高速電路設計有以下幾點(diǎn)考慮。
  
  2、時(shí)序配合考慮
  
  如今的電子產(chǎn)品大多運行在100 MHz甚至更高的頻率,諸如RAM,CPU,FPGA,ASIC以及隨機邏輯等,所有這些都是對時(shí)序要求很強的器件,如果它們之間時(shí)序的配合不符合指定要求,那么就很容易導致系統工作紊亂,因此對高速電路設計應該考慮的一個(gè)問(wèn)題就應是時(shí)序配合問(wèn)題。
  
  時(shí)序配合主要體現在:信號的建立時(shí)間和保持時(shí)間違反標準、小脈寬不符合要求以及系統中有多相時(shí)鐘時(shí)所造成的相位重疊等。在高速電路設計中,信號的周期一般只有ns級的寬度,此時(shí)要保證時(shí)鐘信號與數據信號之間做到準確的配合已非易事,再加之器件本身或多或少的會(huì )存在各種參數的漂移、分散等等,就更難以實(shí)現不同時(shí)序信號之間的相互配合。針對以上所言,對高速電路的設計首先應考慮設計前的功能仿真驗證,從理論上認真分析各個(gè)信號所到之處能否滿(mǎn)足預期指標。其次是核對時(shí)序電路中各器件是否滿(mǎn)足自身的時(shí)序要求,對所有涉及到的器件都應使用高頻測試儀器認真核對、校驗器件自身的各個(gè)參數。
  
  3、信號完整性考慮
  
  任何電路設計之前都應考慮到電路設計完成之后系統中各信號的完整性,即SI(Signal Integrity),也稱(chēng)為信號質(zhì)量。在高速電路設計中這一點(diǎn)更加重要,如果事先沒(méi)有加以充分考慮,就很容易造成系統中各信號質(zhì)量嚴重受損,或者說(shuō)信號的完整性很容易就會(huì )遭到破壞。下列幾種情況即是在對高速電路設計中影響信號完整性的幾種表現。
  
  3.1信號之間的串繞
  
  串繞的表現形式可由圖2來(lái)說(shuō)明,當一根信號線(xiàn)上有交變的電流通過(guò)時(shí),周?chē)蜁?huì )產(chǎn)生交變的磁場(chǎng),而處于交變磁場(chǎng)中的導線(xiàn)則會(huì )感應出一定的電壓信號,這樣與之相鄰的信號線(xiàn)上就會(huì )感應出相關(guān)的電壓信號,造成2根信號線(xiàn)相互影響,從而導致導線(xiàn)中信號的質(zhì)量下降。信號線(xiàn)之間串繞的大小主要取決于磁場(chǎng)變化的速率(一般由驅動(dòng)信號上升和下降沿的變化律來(lái)決定)、周?chē)橘|(zhì)的介電特性及布線(xiàn)之間的距離等。
來(lái)源:高速電路昆山PCB設計技巧

瀏覽"高速電路昆山PCB設計技巧"的人還關(guān)注了

版權所有:昆山緯亞電子科技有限公司      技術(shù)支持:李麟
RM新时代登录网址-首页