現象一：這些信號都經(jīng)過(guò)仿真了，絕對沒(méi)問(wèn)題

　　點(diǎn)評：仿真模型不可能與實(shí)物一模一樣，連不同批次加工的實(shí)物都有差別，就更別說(shuō)模型了。再說(shuō)實(shí)際情況千差萬(wàn)別，仿真也不可能窮舉所有可能，尤其是串擾。曾經(jīng)有一教訓是某單板只有特定長(cháng)度的包極易丟包，后的原因是長(cháng)度域的值是0xFF，當這個(gè)數據出現在總線(xiàn)上時(shí)，干擾了相鄰的WE信號，導致寫(xiě)不進(jìn)RAM。其它數據也會(huì )對WE產(chǎn)生干擾，但干擾在可接受的范圍內，可是當8位總線(xiàn)同時(shí)由0邊1時(shí)，附近的信號就招架不住了。結論是仿真結果僅供參考，還應留有足夠的余量。

　　現象二：100M的數據總線(xiàn)應該算高頻信號，至于這個(gè)時(shí)鐘信號頻率才8K，問(wèn)題不大
點(diǎn)評：數據總線(xiàn)的值一般是由控制信號或時(shí)鐘信號的某個(gè)邊沿來(lái)采樣的，只要爭對這個(gè)邊沿保持足夠的建立時(shí)間和保持時(shí)間即可，此范圍之外有干擾也罷過(guò)沖也罷都不會(huì )有多大影響（當然過(guò)沖好不要超過(guò)芯片所能承受的大電壓值），但時(shí)鐘信號不管頻率多低（其實(shí)頻譜范圍是很寬的），它的邊沿才是關(guān)鍵的，必須保證其單調性，并且跳變時(shí)間需在一定范圍內。

　　現象三：既然是數字信號，邊沿當然是越陡越好
點(diǎn)評：邊沿越陡，其頻譜范圍就越寬，高頻部分的能量就越大；頻率越高的信號就越容易輻射（如微波電臺可做成手機，而長(cháng)波電臺很多家都做不出來(lái)），也就越容易干擾別的信號，而自身在導線(xiàn)上的傳輸質(zhì)量卻變得越差，因此能用低速芯片的盡量使用低速芯片，。

　　現象四：為保證干凈的電源，去偶電容是多多益善
點(diǎn)評：總的來(lái)說(shuō)去偶電容越多電源當然會(huì )更平穩，但太多了也有不利因素：浪費成本、布線(xiàn)困難、上電沖擊電流太大等。去偶電容的設計關(guān)鍵是要選對容量并且放對地方，一般的芯片手冊都有爭對去偶電容的設計參考，好按手冊去做。

　　現象五：信號匹配真麻煩，如何才能匹配好呢？
點(diǎn)評：總的原則是當信號在導線(xiàn)上的傳輸時(shí)間超過(guò)其跳變時(shí)間時(shí)，信號的反射問(wèn)題才顯得重要。信號產(chǎn)生反射的原因是線(xiàn)路阻抗的不均勻造成的，匹配的目的就是為了使驅動(dòng)端、負載端及傳輸線(xiàn)的阻抗變得接近，但能否匹配得好，與信號線(xiàn)在PCB上的拓撲結構也有很大關(guān)系，傳輸線(xiàn)上的一條分支、一個(gè)過(guò)孔、一個(gè)拐角、一個(gè)接插件、不同位置與地線(xiàn)距離的改變等都將使阻抗產(chǎn)生變化，而且這些因素將使反射波形變得異常復雜，很難匹配，因此高速信號僅使用點(diǎn)到點(diǎn)的方式，盡可能地減少過(guò)孔、拐角等問(wèn)題。