以下是《電子工程專(zhuān)輯》網(wǎng)站論壇PCB設計技巧所有FAQ，飛越無(wú)限版主整理并共享。 

Q:
請問(wèn)就你個(gè)人觀(guān)點(diǎn)而言：針對模擬電路（微波、高頻、低頻）、數字電路（微波、高頻、低頻）、模擬和數字混合電路（微波、高頻、低頻），目前PCB設計哪一種EDA工具有較好的性能價(jià)格比（含仿真）？可否分別說(shuō)明。 
A:
限于本人應用的了解，無(wú)法深入地比較EDA工具的性能價(jià)格比，選擇軟件要按照所應用范疇來(lái)講，我主張的原則是夠用就好。
常規的電路設計，INNOVEDA 的 PADS 就非常不錯，且有配合用的仿真軟件，而這類(lèi)設計往往占據了70%的應用場(chǎng)合。在做高速電路設計，模擬和數字混合電路，采用Cadence的解決方案應該屬于性能價(jià)格比較好的軟件，當然Mentor的性能還是非常不錯的，特別是它的設計流程管理方面應該是為優(yōu)秀的。
以上觀(guān)點(diǎn)純屬個(gè)人觀(guān)點(diǎn)！

Q:
當一個(gè)系統中既存在有RF小信號，又有高速時(shí)鐘信號時(shí)，通常我們采用數/模分開(kāi)布局，通過(guò)物理隔離、濾波等方式減少電磁干擾，但是這樣對于小型化、高集成以及減小結構加工成本來(lái)說(shuō)當然不利，而且效果仍然不一定滿(mǎn)意，因為不管是數字接地還是模擬接地點(diǎn)，后都會(huì )接到機殼地上去，從而使得干擾通過(guò)接地耦合到前端，這是我們非常頭痛的問(wèn)題，想請教專(zhuān)家這方面的措施。 
A:
既有RF小信號，又有高速時(shí)鐘信號的情況較為復雜，干擾的原因需要做仔細的分析，并相應的嘗試用不同的方法來(lái)解決。要按照具體的應用來(lái)看，可以嘗試一下以下的方法。
0：存在RF小信號，高速時(shí)鐘信號時(shí)，首先是要將電源的供應分開(kāi)，不宜采用開(kāi)關(guān)電源，可以選用線(xiàn)性電源。
1：選擇RF小信號，高速時(shí)鐘信號其中的一種信號，連接采用屏蔽電纜的方式，應該可以。
2：將數字的接地點(diǎn)與電源的地相連（要求電源的隔離度較好）,模擬接地點(diǎn)接到機殼地上。
3：嘗試采用濾波的方式去除干擾。

Q:
線(xiàn)路板設計如果考慮EMC，必定提高不少成本。請問(wèn)如何盡可能的答道EMC要求，又不致帶太大的成本壓力？謝謝。 
A:
在實(shí)際應用中僅僅依靠印制板設計是無(wú)法從根本上解決問(wèn)題的，但是我們可以通過(guò)印制板來(lái)改善它：
合理的器件布局，主要是感性的器件的放置，盡可能的短的布線(xiàn)連接，同時(shí)合理的接地分配，在可能的情況下將板上所有器件的 Chassis ground 用專(zhuān)門(mén)的一層連接在一起，設計專(zhuān)門(mén)的并與設備的外殼緊密相連的結合點(diǎn)。在選擇器件時(shí)，應就低不就高，用慢不用快的原則。

Q:
我希望PCB方面：
1.做PCB的自動(dòng)布線(xiàn)。
2.（1）+熱分析
3.（1）+時(shí)序分析
4.（1）+阻抗分析
5.（1）+（2）+（3）
6.（1）+（3）+（4）
7.（1）+（2）+（3）+（4）
我應當如何選擇，才能得到好的性?xún)r(jià)比。我希望PLD方面： VHDL編程--》仿真--》綜合--》下載等步驟，我是分別用獨立的工具好？還是用PLD芯片廠(chǎng)家提供的集成環(huán)境好？

A: 
目前的pcb設計軟件中，熱分析都不是強項，所以并不建議選用，其它的功能1.3.4可以選擇PADS或Cadence性能價(jià)格比都不錯。
PLD的設計的初學(xué)者可以采用PLD芯片廠(chǎng)家提供的集成環(huán)境，在做到百萬(wàn)門(mén)以上的設計時(shí)可以選用單點(diǎn)工具。

Q:
pcb設計中需要注意哪些問(wèn)題？ 
A:
PCB設計時(shí)所要注意的問(wèn)題隨著(zhù)應用產(chǎn)品的不同而不同。就象數字電路與仿真電路要注意的地方不盡相同那樣。以下僅概略的幾個(gè)要注意的原則。
1、PCB層疊的決定；包括電源層、地層、走線(xiàn)層的安排，各走線(xiàn)層的走線(xiàn)方向等。這些都會(huì )影響信號品質(zhì)，甚至電磁輻射問(wèn)題。
2、電源和地相關(guān)的走線(xiàn)與過(guò)孔(via)要盡量寬，盡量大。
3、不同特性電路的區域配置。良好的區域配置對走線(xiàn)的難易，甚至信號質(zhì)量都有相當大的關(guān)系。
4、要配合生產(chǎn)工廠(chǎng)的制造工藝來(lái)設定DRC (Design Rule Check)及與測試相關(guān)的設計(如測試點(diǎn))。
其它與電氣相關(guān)所要注意的問(wèn)題就與電路特性有絕對的關(guān)系，例如，即便都是數字電路，是否注意走線(xiàn)的特性阻抗就要視該電路的速度與走線(xiàn)長(cháng)短而定。

Q:
在高速PCB設計時(shí)我們使用的軟件都只不過(guò)是對設置好的EMC、EMI規則進(jìn)行檢查，而設計者應該從那些方面去考慮EMC、EMI的規則呢怎樣設置規則呢我使用的是CADENCE公司的軟件。 
A: 
一般EMI/EMC設計時(shí)需要同時(shí)考慮輻射(radiated)與傳導(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分.
一個(gè)好的EMI/EMC設計必須一開(kāi)始布局時(shí)就要考慮到器件的位置, PCB迭層的安排, 重要聯(lián)機的走法, 器件的選擇等, 如果這些沒(méi)有事前有較佳的安排, 事后解決則會(huì )事倍功半, 增加成本. 例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對外的連接器, 高速信號盡量走內層并注意特性阻抗匹配與參考層的連續以減少反射, 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應是否符合需求以降低電源層噪聲. 另外, 注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. 后, 適當的選擇PCB與外殼的接地點(diǎn)(chassis ground)。

Q: 
線(xiàn)路板設計如果考慮EMC，必定提高不少成本。請問(wèn)如何盡可能的答道EMC要求，又不致帶太大的成本壓力？謝謝。 
A: 
PCB板上會(huì )因EMC而增加的成本通常是因增加地層數目以增強屏蔽效應及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構上的屏蔽結構才能使整個(gè)系統通過(guò)EMC的要求。以下僅就PCB板的設計技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應。
1、盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產(chǎn)生的高頻成分。 
2、注意高頻器件擺放的位置，不要太靠近對外的連接器。
3、注意高速信號的阻抗匹配，走線(xiàn)層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。
4、在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應與溫度的特性是否符合設計所需。
5、對外的連接器附近的地可與地層做適當分割，并將連接器的地就近接到chassis ground。
6、可適當運用ground guard/shunt traces在一些特別高速的信號旁。但要注意guard/shunt traces對走線(xiàn)特性阻抗的影響。
7、電源層比地層內縮20H，H為電源層與地層之間的距離。

Q:
在高速PCB設計時(shí)為了防止反射就要考慮阻抗匹配，但由于PCB的加工工藝限制了阻抗的連續性而仿真又仿不到，在原理圖的設計時(shí)怎樣來(lái)考慮這個(gè)問(wèn)題？另外關(guān)于IBIS模型，不知在那里能提供比較準確的IBIS模型庫。我們從網(wǎng)上下載的庫大多數都不太準確，很影響仿真的參考性。 
A:
在設計高速PCB電路時(shí)，阻抗匹配是設計的要素之一。而阻抗值跟走線(xiàn)方式有絕對的關(guān)系， 例如是走在表面層(microstrip)或內層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線(xiàn)寬度，PCB材質(zhì)等均會(huì )影響走線(xiàn)的特性阻抗值。也就是說(shuō)要在布線(xiàn)后才能確定阻抗值。一般仿真軟件會(huì )因線(xiàn)路模型或所使用的數學(xué)算法的限制而無(wú)法考慮到一些阻抗不連續的布線(xiàn)情況，這時(shí)候在原理圖上只能預留一些terminators(端接)，如串聯(lián)電阻等，來(lái)緩和走線(xiàn)阻抗不連續的效應。真正根本解決問(wèn)題的方法還是布線(xiàn)時(shí)盡量注意避免阻抗不連續的發(fā)生。
IBIS模型的準確性直接影響到仿真的結果?；旧螴BIS可看成是實(shí)際芯片I/O buffer等效電路的電氣特性資料，一般可由SPICE模型轉換而得 (亦可采用測量， 但限制較多)，而SPICE的資料與芯片制造有絕對的關(guān)系，所以同樣一個(gè)器件不同芯片廠(chǎng)商提供，其SPICE的資料是不同的，進(jìn)而轉換后的IBIS模型內之資料也會(huì )隨之而異。也就是說(shuō)，如果用了A廠(chǎng)商的器件，只有他們有能力提供他們器件準確模型資料，因為沒(méi)有其它人會(huì )比他們更清楚他們的器件是由何種工藝做出來(lái)的。如果廠(chǎng)商所提供的IBIS不準確， 只能不斷要求該廠(chǎng)商改進(jìn)才是根本解決之道。

Q:
通常Protel比較流行，市面上的書(shū)也多。請介紹一下Protel,PowerPCB,orCAD等軟件的優(yōu)劣和適用場(chǎng)合。謝謝。 
A:
我沒(méi)有太多使用這些軟件的經(jīng)驗, 以下僅提供幾個(gè)比較的方向：
1、使用者的接口是否容易操作；
2、推擠線(xiàn)的能力(此項關(guān)系到繞線(xiàn)引擎的強弱)；
3、鋪銅箔編輯銅箔的難易；
4、走線(xiàn)規則設定是否符合設計要求；
5、機構圖接口的種類(lèi)；
6、零件庫的創(chuàng )建、管理、調用等是否容易；
7、檢驗設計錯誤的能力是否完善；

Q:
首先謝謝專(zhuān)家對本人上一個(gè)問(wèn)題的解答。這次想請教關(guān)于仿真的問(wèn)題。關(guān)于RF電路的PCB仿真，特別是涉及到EMC方面的仿真，我們正在尋求合適的工具。目前在用的Agilent的ADS工具不少人覺(jué)得技術(shù)支持不夠。 
A:
提供兩個(gè)廠(chǎng)商給你參考：
1、APSim (www.apsimtech.com) 
2、Ansoft (www.ansoft.com)

Q:
（1）PROTEL98 中如何干預自動(dòng)布線(xiàn)的走向？（2）PROTEL98 中PCB板上已經(jīng)有手工布線(xiàn)，如何設置，在自動(dòng)布線(xiàn)時(shí)才能不改變PCB板上已經(jīng)布好的線(xiàn)條？ 
A: 
抱歉，我沒(méi)有使用Protel的經(jīng)驗所以無(wú)法給你建議。

Q:
當一塊PCB板中有多個(gè)數/模功能塊時(shí)，常規做法是要將數/模地分開(kāi)，并分別在一點(diǎn)相連。這樣，一塊PCB板上的地將被分割成多塊，而且如何相互連接也大成問(wèn)題。但有人采用另外一種辦法，即在確保數/模分開(kāi)布局，且數/模信號走線(xiàn)相互不交叉的情況下，整個(gè)PCB板地不做分割，數/模地都連到這個(gè)地平面上，這樣做有何道理，請專(zhuān)家指教。 
A: 
將數/模地分開(kāi)的原因是因為數字電路在高低電位切換時(shí)會(huì )在電源和地產(chǎn)生噪聲，噪聲的大小跟信號的速度及電流大小有關(guān)。如果地平面上不分割且由數字區域電路所產(chǎn)生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉， 模擬的信號依然會(huì )被地噪聲干擾。也就是說(shuō)數模地不分割的方式只能在模擬電路區域距產(chǎn)生大噪聲的數字電路區域較遠時(shí)使用。另外，數模信號走線(xiàn)不能交叉的要求是因為速度稍快的數字信號其返回電流路徑(return current path)會(huì )盡量沿著(zhù)走線(xiàn)的下方附近的地流回數字信號的源頭，若數模信號走線(xiàn)交叉，則返回電流所產(chǎn)生的噪聲便會(huì )出現在模擬電路區域內。

Q:
請問(wèn)專(zhuān)家GSM手機PCB設計有什么要求和技巧? 
A:
手機PCB設計上的挑戰在于兩個(gè)地方：一是板面積小，二是有RF的電路。因為可用的板面積有限，而又有數個(gè)不同特性的電路區域，如RF電路、電源電路、 話(huà)音模擬電路、一般的數字電路等，它們都各有不同的設計需求。
1、首先必須將RF與非RF的電路在板子上做適當的區隔。因為RF的電源、地、及阻抗設計規范較嚴格。
2、因為板面積小，可能需要用盲埋孔(blind/buried via)以增加走線(xiàn)面積。
3、注意話(huà)音模擬電路的走線(xiàn)，不要被其它數字電路，RF電路等產(chǎn)生串擾現象。 除了拉大走線(xiàn)間距外，也可使用ground guard trace抑制串擾。
4、適當做地層的分割， 尤其模擬電路的地要特別注意，不要被其它電路的地噪聲干擾。
5、注意各電路區域信號的回流電流路徑(return current path)， 避免增加串擾的可能性。

Q:
向您請教一下關(guān)于DVB-S的噪聲門(mén)限測試問(wèn)題，請您就目前內關(guān)于噪聲門(mén)限的測試做一綜述，感謝您的指點(diǎn)。 
A: 
抱歉，我沒(méi)有DVB-S (Digital Video Broadcasting)相關(guān)的設計經(jīng)驗與資料可提供給你。

Q:
近聽(tīng)說(shuō)一家以色列的公司Valor在內試推PCB layout的solution,不知該公司產(chǎn)品如何？ 
A:
抱歉，我不適合在這場(chǎng)合評論其它競爭對手的產(chǎn)品。我認為任何EDA軟件產(chǎn)品合不合用與要設計的產(chǎn)品的特性有關(guān)。例如，所設計的產(chǎn)品其走線(xiàn)密度是否很高，這可能對繞線(xiàn)引擎的推擠線(xiàn)功能有不同的需求。以下僅提供一些考慮的方向：
1.使用者的接口是否容易操作。
2.推擠線(xiàn)的能力(此項關(guān)系到繞線(xiàn)引擎的強弱)
3.鋪銅箔編輯銅箔的難易
4.走線(xiàn)規則設定是否符合設計要求
5.機構圖接口的種類(lèi)。
6.零件庫的創(chuàng )建、管理、調用等是否容易
7.檢驗設計錯誤的能力是否完善